
FIG. 1







FIG. 3






FIG. 4B




FIG. 5

「コマンド	D7	D6	D5	D4	D3	D2	D1	D0 T	変換前4ビット画像データ
P1	*	*	*	P14	P13	P12	P11	P10	R(0,0,0,0)
P2	*	*	*	P24	P23	P22	P21	P20	R(0,0,0,1)
P3	*	*	*	P34	P33	P32	P31	P30	R(0,0,1,0)
P4	*	*	*	P44	P43	P42	P41	P40	R(0,0,1,1)
P5	*	*	*	P54	P53	P52	P51	P50	R(0.1.0.0)
P6	*	*	*	P64	P63	P62	P61	P60	R(0,1,0,1)
P7	*	*	*	P74	P73	P72	P71	P70	R(0,1,1,0)
P8	*	*	*	P84	P83	P82	P81	P80	R(0,1,1,1)
P9	*	*	*	P94	P93	P92	P91	P90	R(1,0,0,0)
P10	*	*	*		P103				R(1,0,0,1)
P11	*	*	*		P113		P111	P110	R(1,0,1,0)
P12	*	*	*		P123			P120	R(1,0,1,1)
	*	*	*					P130	R(1,1,0,0)
P13 P14	*	*	*	D144	D1/3	D142	D141	P140	R(1.1.0.1)
P14	*	*	*	D15/	P153	D152	D151	P150	R(1.1.1.0)
P16	*	*	*		P163			P160	R(1.1.1.1)
P17	*	*	*		P173			P170	G(0,0,0,0)
	*	*	*		P183				G(0,0,0,1)
P18 P19	*	*	*	D104	D103	D102	D101	P190	G(0,0,1,0)
	*	*	*					P200	G(0,0,1,1)
P20	*	*	*					P210	G(0,1,0,0)
P21	*	*	*	P224	D222	D222	D221	P220	G(0,1,0,1)
P22	*	*	*		D222	D222	D231	P230	G(0,1,1,0)
P23		*	*	P244				P240	G(0,1,1,1)
P24	*	*	*					P250	G(1,0,0,0)
P25	*	*	*	D264	D262	D262	D261	P260	G(1,0,0,1)
P26	*	*	*		P273				G(1,0,1,0)
P27	*	*	*		P283				G(1,0,1,1)
P28	*	*	*					P290	
P29	*	*	*	D204	D303	D303	P301	P300	G(1,1,0,1)
P30	*	*	*	D214	D212	D312	D311	P310	
P31	*	*	*	D324	D222	D322	D321	P320	G(1,1,1,1)
P32	*	*	*	D224	D223	D222	D221	P330	
P33	*	*	*	D244	D242	D242	D3/1	P340	
P34	*	*	*					P350	
P35		*	*					P360	
P36	*	*	*					P370	
P37		*	*	D204	D202	D202	D201	P380	
P38	*							P390	
P39	*	*	*					P400	
P40	*	*	*					P410	
P41	*	*	*						
P42	*	*	*	P424	1174Z	D422	D42	P420	B(1,0,1,0)
P43	*	*	*					P430	
P44	*	*	*					P440	
P45	*	*	*					P450	
P46	*	*	*	P464	11P46	3 P 4 6 2	2 P 46	P460	B(1,1,0,1)
P47	*	*	*	P4/4	1124/	3P4/2	2124/	1 P470	B(1,1,1,0)
P48	*	*	*	P484	11P48	31P482	<u> 48 12 14 14 14 14 14 14 14 14 14 14 14 14 14 </u>	1 P480	B(1,1,1,1)

FIG. 6 **→** R00 **→** R03 **★** R04 SEL0 SEL4 SEL3 変換前の 画像データ p3p2D1p0 R448 R248 R048 R348 R148 **▼**CLK RARRRIR LAT48 N R42 | R22 | R02 R32 R12 +CHAR3R2R1R0 LAT2 R41 R21 R01 R31 R11 → CLK R3 R2 R1 R0 LATI EN-P1 — EN-P2 — 8222 11111 EN-P48-変換テーブル 設定用データ

FIG. 7




FIG. 8

No.	階調	比	差
0	0/7	0.000	
1	1/10	0.100	0.100
2	1/7	0.143	0.043
3	2/12	0.167	0.024
4	2/11	0.182	0.015
5	2/10	0.200	0.018
6	3/12	0.250	0.050
7	3/11	0.273	0.023
8	2/7	0.286	0.013
9	3/10	0.300	0.014
10	4/12	0.333	0.033
11	4/11	0.364	0.030
12	. 4/10	0.400	0.036
13	5/12	0.417	0.017
14	3/7	0.429	0.012
15	5/11	0.455	0.026
16	5/10	0.500	0.045
17	6/11	0.545	0.045
18	4/7	0.571	0.026
19	7/12	0.583	0.012
20	6/10	0.600	0.017
21	7/11	0.636	0.036
22	8/12	0.667	0.030
23	7/10	0.700	0.033
24	5/7	0.714	0.014
25	8/11	0.727	0.013
26	9/12	0.750	0.023
27	8/10	0.800	0.050
28	10/12	0.833	0.033
29	6/7	0.857	0.024
30	9/10	0.900	0.043
31	7/7	1.000	0.100

FIG. 9




FIG. 10




FIG. 11

	71-41	71-41 71-42 71	71-43	77-44	77-45	27-76	77-47	77-78	レーム3 フレーム4 フレーム5 フレーム6 フレーム7 フレーム8 フレーム9 フレーム10フレーム11フレーム12フレーム13フレーム14	77-410	77-411	71-412	77-413	71-414	
AD312~AD012	6	-	2	၉	4	5	ဖ	[-	8	6	9	Ξ	o	-	
														ĺ	
AD311~AD011 X	(°		2	ြ	4	5	ၜ	7	8	6	10	0		2	
				 -											
AD310~AD010	o		2	က	4	5	ြ	7	8	6	0	-	$\begin{pmatrix} 2 \end{pmatrix}$	8	
											2		·		
AD3,∼AD0, \	(°		2	က	4	5	9	lacksquare	-	2	3	4	(5)	9	
•															
		ガーパープープー													

表示制御回路

FIG. 12 長辺方向 短辺方向 ,7B フレーム 選択回路 フレーム選択回路 G12 G12 G12 G14 G13 2888 2882 5A 5B FRCROM (12フレーム周期) FRCROM (11フレーム固挺) 888 8858 හිස 6B **6A** フレーム選択回路 フレーム選択回路 თ FRCROM5A開 AD212 アドレス AD112 AD012 AD3:1-AD0:1-AD3:0-AD3:0-

FRCROM5B用 アドレス

FRCROM5D用 アドレス

FRCROM5C用 アドレス

FIG. 13




FIG. 14





FIG. 15







FIG. 17

PRIOR ART



20

10

表示駆動回路、半導体集積回路、表示パネル及び表示駆動方法

5 本願では、2001年2月7日に出願された日本特許出願2001-30893及び2002年2月1日に出願された日本特許出願2002-25698の内容がそのまま含まれる。

BACKGROUND

本発明は、表示駆動回路、半導体集積回路、表示パネル及び表示駆動方法に関する。 従来のカラーLCD用ドライバIC(半導体集積回路。広義には、表示駆動回路。) においては、MPUから出力される赤色(R)3ビット、緑色(G)3ビット、青色 (B)2ビットの計8ビットの画像データに基いて、カラーLCDを駆動していた。 この様子を図17に示す。

図17において、MPUから入力される1画素分の画像データD7~D0の内、D7~D5の3ビットが赤色の8階調を表しており、D4~D2の3ビットが緑色の8階調を表しており、D1~D0の2ビットが青色の4階調を表している。このような画像データを、ドライバICに内蔵されているROMに順次入力してFRC(フレームレートコントロール)変調を行うことにより、 $8\times8\times4=256$ 色のカラー表示を行っていた。

このような従来のカラー表示方法においては、表示可能な色調は、MPUからドライバICに入力される画像データのビット数で決まってしまう。現在の一般的なカラーLCD用ドライバICにおいては、入力される画像データのビット数は8ビットであるから、表示可能な色調も256色に限定されていた。

25 しかしながら、256色の色調では、同系色の微妙な変化を表現することができない。一方、近年においては、カラー表示における色調の多様化が求められている。

ところで、日本国特許出願公開(特開)昭63-318863号公報には、カラー 画像情報を複数の色分解像に分解して複数の色信号に変換する手段と、これら複数の 色信号から歪補正されたデジタル色信号を得る手段と、このデジタル色信号をさらに 複数ビットで構成された複数の色信号に分離する色分離手段とを有し、この色分離手 段として、出力すべき色信号が相違する複数個の色分離手段が用意され、これらの色 分離手段が交換可能に構成されているカラー画像処理装置が掲載されている。例えば、 黒、赤、緑、青の4色を用いて色表示を行う機種において、3つの色信号に分離して カラー画像を記録できるようにしておけば、3色を用いて色表示を行う機種への展開 が容易となる。しかしながら、このカラー画像処理装置は、表示可能な色調の数を増 10 加させることを目的としたものではない。

5

T.J

20

25

また、日本国特許出願公開(特開)平10-327330号公報には、複数の記録 ドット位置に対応する単位階調処理領域の各々のドット位置に対応付けた互いに異 なる複数のしきい値を有するしきい値テーブルを利用して入力色信号を記録色信号 に変換する階調処理手段を備え、記録色信号に従って各々のドット位置に記録処理を 行うカラー記録装置が掲載されている。このカラー記録装置は、互いにしきい値の配 列パターンが異なる複数種類のしきい値テーブルと、その中から実際に使用するしき い値テーブルを選択する手段と、互いに内容の異なる複数種類の信号補正処理機能と、 しきい値テーブルの種類に対応する信号補正処理の内容を記憶する記憶手段とを有 し、選択されたしきい値テーブルに対応する信号補正処理内容に基づいて信号補正処 理を行う信号補正手段を備えている。これは、各色の重なり具合いやその他の要因に よって記録信号のレベルと実際の記録内容との間に差が生じるため、処理内容を固定 した補正処理では十分な補正を行うことが困難だからである。このカラー記録装置は、 オペレータがしきい値テーブルを切り換えても、再現される色が変化しないようにす るものであり、表示可能な色調の数を増加させることを目的としたものではない。

一方、日本国特許出願公開(特開)昭60-243735号公報には、色信号を色 変換テーブルによって印刷用データに変換し、この印刷用データに基づいてカラー印 刷を行うカラープリンタにおいて、複数の書換え可能なテーブルを設け、これらのテーブルの記憶内容を任意に設定すると共に、これらのテーブルの内の1つを選択して使用するようにしたカラープリンタが掲載されている。しかしながら、このカラープリンタによれば、利用者が複数のテーブルの内の1つを選択して印刷の色調を設定する必要が有り、利用者がテーブルを変更しない限り、表示可能な色調の数を増加させることはできない。

5

25

SUMMARY

BRIEF DESCRIPTION OF THE SEVERAL VIEWS OF THE DRAWING 図1は、本発明の一実施形態に係る半導体集積回路の構成を示すブロック図である。図2は、図1に示すLCDパネルの概略構成を示す図である。

図3は、MPUインターフェースの構成の一例を示すブロック図である。

図4Aは、MPUインターフェースの動作を説明するための説明図である。図4B は、MPUインターフェースの動作タイミングの一例を示すタイミングチャートであ る。

図5は、画像データ変換回路における変換テーブルの一例を示す説明図である。

5 図6は、画像データ変換回路の構成の一例を示すブロック図である。

図7は、FRCROMに記憶されている階調パターンの例を示す図である。

図8は、FRCROMに記憶されている32種類の階調パターンを用いることによ り表現できる32階調を示す図である。

図9は、図8に示す32階調の連続性を示す図である。

m

LM

T.

図10は、本実施形態におけるドライバICの構成要部の接続関係を模式的に示す 10 ブロック図である。

図11は、表示制御回路から出力されるアドレス信号を説明するための説明図であ □ る。.

図12は、FRCROM、フレーム選択回路及び表示制御回路の接続関係を模式的 に示すブロック図である。

図13は、フレーム選択回路の構成の一例を示す回路図である。

図14は、階調パターン選択ROMとFRCROMとを1つのROMとした構成を 示す回路図である。

図15は、LCDインターフェースの構成の一例を示すブロック図である。

20 図16は、表示パネルの構成の一例を示す構成図である。

図17は、従来のカラー表示方法におけるデータ処理を示す図である。

DETAILED DESCRIPTION

本実施形態は、上述のような技術的課題に鑑みてなされたものであり、本実施形態 $\cdot 25$ によれば、LCD等を駆動して複数の階調でカラー表示を行う際に、表示可能な色調 の種類を拡大し、表示される色の選択の自由度を増すことのできる表示駆動回路、半 導体集積回路、これを用いた表示パネル及び表示駆動方法を提供することができる。 以下、本実施形態について説明する。

なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を 不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成 要件であるとは限らない。

5

m

20

本実施形態は、連続的に入力される画像表示用のデータを順次記憶するRAMと、各々が、前記RAMに記憶されているデータに基づいて複数の階調パターンの中から1つの階調パターンを選択する複数の階調パターン選択回路と、前記複数の階調パターン選択回路に対応して設けられ、一連の画像フレームについて、前記複数の階調パターン選択回路に対応して設けられ、一連の画像フレームについて、前記複数の下調パターン選択回路において選択された階調パターンを順次出力させる複数のフレーム環境選択回路とを含む表示駆動回路に関係する。

また本実施形態に係る表示駆動回路は、各色の階調をN(Nは2以上の整数)ビッ トで表すデータを入力し、設定されたコマンドに基いて、各色の階調をM(Mは整数 で、M>N)ビットで表すデータに変換して前記RAMに供給する画像データ変換回 15 □ 路をさらに含むことができる。

また本実施形態に係る表示駆動回路は、前記複数の階調パターン選択回路の各々が、前記RAMに記憶されているデータに基いて階調パターン選択信号を出力する選択 ROMと、前記階調パターン選択信号に従って複数の階調パターンの中から1つの階 調パターンを選択すると共に、対応するフレーム選択回路から出力される制御信号に 従って前記階調パターンを用いてFRC (フレームレートコントロール) 変調を行う FRCROMとを含むことができる。

また本実施形態に係る表示駆動回路は、前記複数のフレーム選択回路の各々が、複数の部分に分割されてそれぞれの階調パターン選択回路の両側に配置 (レイアウト) されていてもよい。

25 すなわち、複数の部分に分割された複数のフレーム選択回路の各々の回路及び配線 を含む回路パターンが、階調パターン選択回路の両側に配置されていてもよい。

以上の様に構成した本実施形態によれば、複数のフレーム選択回路に記憶されてい る階調パターンを画像データに応じて切り換えて出力することにより、表示可能な色 調の種類を拡大し、表示される色の選択の自由度を増すことができる。

また本実施形態は、連続的に入力される画像表示用のデータを順次記憶するRAM と、互いに異なるフレーム周期の複数の階調パターンを記憶し、前記RAMに記憶さ れたデータを用いて複数の階調パターンの中から1つの階調パターンを選択する複 数のFRCROMと、前記複数のFRCROMにより選択された階調パターンそれぞ れを、フレームごとに順次出力させる複数のフレーム選択回路とを含み、表示部を駆 動するための駆動信号が、前記複数のFRCROMから出力された階調パターンに基 10 がいて出力される表示駆動回路に関係する。

5

î.

ここで、複数のFRCROMが第1~第k(kは2以上の整数)のFRCROMか らなるものとすると、第1のFRCROMは、第1のフレーム周期の複数の階調パタ T. ーンを記憶する。また、第2のFRCROMは、第1、第3~第kのフレーム周期と 異なる第2のフレーム周期の複数の階調パターンを記憶する。同様にして、第kのF 15 🖳 RCROMは、第1~第(k-1)のフレーム周期と異なる第kのフレーム周期の複 数の階調パターンを記憶する。

本実施形態によれば、複数種類のフレーム周期の複数の階調パターンの中から、1 つの階調パターンを選択して表示部を駆動するようにしたので、少ないビット数の画 像データであってもより木目細かい階調表示を行うことができる。

20 また本実施形態に係る表示駆動回路は、各色の階調をN(Nは2以上の整数)ビッ トで表すデータを入力し、任意に設定可能な各色M(Mは整数で、M>N)ビットで 表すデータに変換して前記RAMに供給する画像データ変換回路を含み、前記複数の フレーム選択回路の各々は、前記Mビットの階調に基づいて選択された階調パターン を、フレームごとに順次出力させることができる。

本実施形態によれば、画像データのビット数が少ない場合であっても、表示可能な 25 色調の種類を拡大し、更に階調特性に応じた階調表現を実現することができる。

また本実施形態に係る半導体集積回路は、上記いずれか記載の表示駆動回路と、選択された階調パターンに基いて生成された駆動信号を出力する端子とを含むことができる。

本実施形態によれば、少ないビット数の画像データであってもより木目細かい階調 表示を行うことができる I Cを提供することができる。

また本実施形態に係る表示パネルは、互いに交差する複数のコモン電極と複数のセグメント電極とにより特定される画素と、前記セグメント電極を駆動する上記いずれか記載の表示駆動回路とを含むことができる。

また本実施形態に係る表示駆動方法は、少なくとも2種類のフレーム周期の複数の階調パターンの中から、画像表示用のデータに基いて1つの階調パターンを選択してフレームごとに出力し、該階調パターンに基いて、表示部を駆動するための駆動信号を出力する表示駆動方法に関係する。

本実施形態によれば、複数種類のフレーム周期の複数の階調パターンの中から、1 つの階調パターンを選択して表示部を駆動するようにしたので、少ないビット数の画 像データであってもより木目細かい階調表示を行うことができる。

また本実施形態に係る表示駆動方法は、N(Nは2以上の整数)ビットの階調に対応して、任意に設定可能なM(Mは整数で、M>N)ビットの階調に変換し、少なくとも2種類のフレーム周期の複数の階調パターンの中から、前記Mビットの階調に基づいて1つの階調パターンを選択してフレームごとに出力することができる。

本実施形態によれば、画像データのビット数が少ない場合であっても、表示可能な 色調の種類を拡大し、更に階調特性に応じた階調表現を実現することができる。

以下、本実施形態について図面を用いて詳細に説明する。

ſIJ

20

図1に、本発明の一実施形態に係る半導体集積回路の構成を示す。ここでは、本実施形態に係る表示駆動回路を、半導体集積回路としてのカラーLCD用ドライバICに適用した場合について説明する。

図1に示すように、ドライバIC(半導体集積回路)20には、MPU10から、各画素の画像情報を表す8ビットの画像データD7~D0が順次入力される。また、ドライバIC20には、書込み制御信号や読出し制御信号を含む各種の制御信号が入力される。ドライバIC20は、これらの画像データや制御信号に基づいて、R駆動信号とG駆動信号とB駆動信号の複数の組を生成し、LCDパネル(広義には、表示パネル)30の複数のセグメント電極にそれぞれ出力する。

5

20

25

202に、LCDパネルの概略構成を示す。LCDパネル30は、セグメント方向に おいて複数の領域11、12、・・・を有し、コモン方向においても複数の領域、2 1、22、・・・を有している。ここで、セグメント方向の1つの領域とコモン方向 の1つの領域を特定することにより、1つの画素が特定される。一例としては、LC Dパネル30が、セグメント方向において160個の領域を有し、コモン方向において15 で120個の領域を有する。この場合には、LCDパネル30は、160×120の 画素を有することになる。

さらに、セグメント方向の各領域は、RGBの各色を表示するための3つの領域(ドット) 11R、11G、11Bに細分されており、これらの領域に電圧を印加するための3系統の素子には、それぞれ端子31R、31G、31Bが接続されている。

再び図1を参照すると、ドライバIC20は、MPU10と接続を行うためのMPUインターフェース1と、LCDパネル30と接続を行うためのLCDインターフェース8とを含んでいる。LCDインターフェース8から出力された駆動信号は、端子を介してLCDパネル30のセグメント電極に出力される。これにより、LCDパネル30の各セグメント電極におけるRGBの各領域が駆動される。

ドライバIC20は、少なくとも2種類のフレーム周期の複数の階調パターンを記憶する。そして、これら複数の階調パターンの中からMPUインターフェース1を介

して入力された画像データに基いて選択された1つの階調パターンを、フレームごとに順次出力させる。これにより、ドライバIC20は、FRC(フレームレートコントロール)変調による階調表示を行うことができる。

ドライバIC20において、MPUインターフェース1から出力される画像データ は画像データ変換回路2に供給され、MPUインターフェース1から出力される制御 5 信号は表示制御回路9に供給される。画像データ変換回路2は、MPU10から供給 されるコマンドに従って、入力された画像データを、それよりもビット数の多いデー タに変換する。例えば、画像データ変換回路 2 は、入力される赤色(R) 3 ビット、 緑色(G)3ビット、青色(B)2ビットの計8ビットの画像データを、各色につい 10 🕍 て4又は5ビットの赤色階調データ、緑色階調データ、青色階調データに変換する。 画像データを各色について4ビットの階調データに変換する場合には、 $(2^4)^3$ □ = 4096種類の色調の設定が可能であり、その中から画像データに従って256種 🎚 類又は4096種類の色調を表示することができる。 さらに、画像データを各色につ いて5ビットのデータに変換する場合には、(2⁵)³=約3万2千種類の色調の設定 15 🗓 が可能であり、その中から画像データに従って256種類又は4096種類又は約3 万2千種類の色調を表示することができる。なお、画像データ変換回路2には、8ビ ット以外のビット数を有する画像データを入力するようにしてもかまわないし、画像 データ変換回路2を用いずに、各色について4ビット又は5ビット以上を含む画像デ ータを、直接ドライバIC20に入力するようにしても良い。

20 以下では、各色4ビットで階調表現される画像データを取り込んで、各色5ビット の階調データに変換する場合について説明する。

まず、MPUインターフェース1について説明する。MPUインターフェース1は、MPU10により8ビット単位で書き込まれた各色4ビットの画像データを、24ビット(2画素)単位でRAM3に書き込むことができる。

25 図3に、MPUインターフェース1の構成の一例を示す。

MPUインターフェース1は、ラッチ回路LAT-A~LAT-Cと、ラッチ回路

 $LAT-A^{\hat{}}\sim LAT-C^{\hat{}}$ とを含む。ラッチ回路 $LAT-A\sim LAT-C$ は、MP U10から入力された8ビットの画像データD7 \sim D0をラッチする。ラッチ回路 $LAT-A^{\hat{}}\sim LAT-C^{\hat{}}$ は、ラッチ回路 $LAT-A\sim LAT-C$ でラッチされたデータをさらにラッチする。

5 ラッチ回路LAT-Aは、書込み制御信号WR1に基いて、8ビットの画像データ D7~D0をラッチする。ラッチ回路LAT-Bは、書込み制御信号WR2に基いて、 8ビットの画像データD7~D0をラッチする。ラッチ回路LAT-Cは、書込み制 御信号WR3に基いて、8ビットの画像データD7~D0をラッチする。ラッチ回路 LAT-A~LAT-Cでラッチされたデータは、内部バスIBUS1~3に出力さ 10 int れる。

□ ラッチ回路LAT-A^~LAT-C^は、書込み制御信号WR3を遅延させた書
□ 込み遅延制御信号に基いて、内部バスIBUS1~3のデータをラッチし、それぞれ
□ 出力バスOUTBUS1~3に出力する。

一般に、各色4ビットで階調表現を行う画像データについて、8ビット単位で書き 15 込みが行われると、2回の書き込み動作で1画素分の階調データが書き込まれること になる。したがって、後続する2画素目の階調データの書き込みを行う場合には、さ らに2回の書き込みが必要となってしまう。

そこで、ドライバ I C 2 0 は、図 3 に示すようにラッチ回路 L A T - A - C を設け、図 4 A に示すように 3 回の書込み動作で 2 画素分の階調データをラッチする。そして、 3 回目の書込み動作に同期して 2 画素分の階調データをラッチ回路 L A - T - A - C - でラッチし、後段の画像データ変換回路 2 に供給する。

20

25

このため、図4Bに示すように、MPU10からの書込み制御信号MPUWRがアクティブになるごとに、書込み制御信号WR1~WR3を順にアクティブにして、画像データD7~D0を各ラッチ回路に取り込む。ラッチ回路LAT-A´~LAT-C´は、セットアップ時間及びホールド時間を確保するために書込み制御信号WR3 遅延させた書込み遅延制御信号により、(書込み制御信号WR3に同期させて)内部 バスIBUS1〜3のデータをラッチする。そして、出力バスOUTBUS1〜3に データが出力されている期間に、画像データ変換回路2でビット数を変換し、RAM 3へ書き込むようにしている。

これにより、MPU10による画像データの書込み動作の回数を低減させることができ、連続して入力される画像データを効率的に取り込むことができる。

5

20

このようなMPUインターフェース 1 により効率的に取り込まれた各色 4 ビットの画像データは、画像データ変換回路 2 に入力される。画像データ変換回路 2 は、各色 4 (N=4) ビットの画像データを、任意に設定可能な例えば 5 (M=5) ビットの階調データに変換する。

10 👢 🛮 🗵 5 に、画像データ変換回路 2 において生成される変換テーブルの一例を示す。

ここでは、各色4ビットの画像データを各色5ビットの階調データを変換する場合 について説明するが、変換後の階調データのビット数に限定されるものではない。

このような変換テーブルは、複数のラッチ回路を含む。これらラッチ回路に対しては、例えばMPU10からのコマンドPx(x=1~48)により、4ビットの画像 データに対して変換すべき5ビットの階調データを設定することができるようになっている。例えば、4ビットの画像データR(0,0,0,0)について、変換すべき5ビットの階調データを設定する場合、MPU10からコマンドP1を発行する。

コマンドP1を受けた画像データ変換回路2は、データD4~D0上の変換後の5ビットの階調データP14~P10を記憶する。その後、4ビットの画像データとしてR(0,0,0)が入力されたとき、画像データ変換回路2は、5ビットの階調

図6に、画像データ変換回路2の構成の一例を示す。

データP14~P10を出力することになる。

ここでは、赤色(R)の画像データを変換する部分についてのみ示す。

画像データ変換回路 2 は、5 ビットのラッチ回路 L A T 1 ~ L A T 4 8 と、セレク 25 夕回路 S E L 0 ~ S E L 4 とを含む。

ラッチ回路LAT1~LAT48は、変換テーブル設定用データD4~D0が入力

される。ラッチ回路LAT1は、MPU10からコマンドP1が入力されたときにアクティブになるイネーブル信号EN-P1に基いて、変換テーブル設定用データD4~D0をラッチする。ラッチ回路LAT2は、MPU10からコマンドP2が入力されたときにアクティブになるイネーブル信号EN-P2に基いて、変換テーブル設定用データD4~D0をラッチする。ラッチ回路LAT3~48についても、同様にMPU10からコマンドP3~P48が入力されたときにアクティブになるイネーブル信号EN-P3~EN-P48に基いて、変換テーブル設定用データD4~D0をラッチする。

5

20

25

ラッチ回路LAT1~LAT48は、ラッチした5ビットの変換テーブルデータR $10 \stackrel{1}{\rightleftharpoons} 4_1$ ~R 0_1 、R 4_2 ~R 0_2 、・・・、R 4_{48} ~R 0_{48} を出力する。

セレクタ回路SEL0は、ラッチ回路LAT1~LAT48それぞれから出力され た変換テーブルデータR0₁~R0₄₈の中から、MPUインターフェース1から出力 された変換前の4ビットの画像データD3~D0に基いて、選択ビットRO0を選択 出力する。

15 し セレクタ回路SEL1は、ラッチ回路LAT1~LAT48それぞれから出力され で変換テーブルデータR1 $_1$ ~R1 $_4$ 8の中から、MPUインターフェース1から出力 された変換前の4ビットの画像データD3~D0に基いて、選択ビットRO1を選択 出力する。

セレクタ回路SEL 2 は、ラッチ回路LAT $1\sim$ LAT 4 8 それぞれから出力された変換テーブルデータR $2_1\sim$ R 2_{48} の中から、MPUインターフェース 1 から出力された変換前の 4 ビットの画像データD $3\sim$ D 0 に基いて、選択ビットRO 2 を選択出力する。

セレクタ回路SEL3は、ラッチ回路LAT1~LAT48それぞれから出力された変換テーブルデータR3 $_1$ ~R3 $_4$ 8の中から、MPUインターフェース1から出力された変換前の4ビットの画像データD3~D0に基いて、選択ビットRO3を選択出力する。

セレクタ回路SEL4は、ラッチ回路LAT1~LAT48それぞれから出力された変換テーブルデータR 4_1 ~R 4_48 の中から、MPUインターフェース1から出力された変換前の4ビットの画像データD3~D0に基いて、選択ビットRO4を選択出力する。

り 例えばセレクタ回路SEL0~SEL4は、4ビットの画像データD3~D0が (0,0,0,0) のとき、コマンドP1に基いてラッチ回路LAT1に設定されて 出力されたR 4_1 ~R 0_1 を、それぞれ選択ビットRO0~RO4として選択出力する。 以上のような構成により、画像データ変換回路2は、変換前の4ビットの画像データD4~D0から、選択ビットRO4~RO0を5ビットの階調データとして出力す 20_{144} ることができる。

このような画像データ変換回路2から連続的に出力される階調データは、RAM3 に順次記憶される。RAM3には、階調パターン選択ROM4A~4Dが接続されている。階調パターン選択ROM4A~4Dの各々は、RAM3から供給される各色の 階調データ(以下においては5ビットとする)に基いて、FRCROM5A~5Dに 記憶されている複数の階調パターンの中から1つの階調パターンを選択するための 間 階調パターン選択信号を出力する。

ここで、階調パターンは、階調に応じた階調表現を行うために、所与のフレーム周期でオン又はオフを指定するパターンをいう。FRCROM5A~5Dは、互いに異なるフレーム周期の各階調に応じた複数の階調パターンを記憶する。

20 図7に、図1に示すFRCROM5A~5Dに記憶されている階調パターンの例を示す。FRCROM5Aには、階調パターンA-1からA-8までの8つの階調パターンが記憶されており、この内の1つが階調データに基いて選択される。同様に、FRCROM5Bには、階調パターンB-1からB-9までの9つの階調パターンが記憶され、FRCROM5Cには階調パターンC-1からC-7までの7つの階調パターンが記憶され、FRCROM5Dには、階調パターンD-1からD-8までの8つの階調パターンが記憶されている。これらの階調パターンは、1回の出力ごとにパタ

ーンをずらすことが望ましい。例えば、1セグメント出力ごとに、図7の横に1段ず つずらしたROMデータを作成する。なお、階調パターンの開始アドレスは、1フレ ーム期間中は全て同じアドレスとする。

FRCROM 5 A~5 Dに記憶されている合計 3 2 種類の階調パターンを用いることにより、図8に示すような 3 2 階調でRGBの各色を表現することができる。図9に、これらの階調の連続性を示す。図9に示すように、本実施形態によれば、従来の8 階調表示よりも木目細かい階調表示が可能となる。

5

20

これは、例えば、画像データ変換回路2において、MPU10から入力される各色4ビットの画像データを、図8及び図9に示すような各階調に対応した各色5ビット10 の画像データに変換させるような変換テーブルを設定することで、容易に実現することができる。

□ さらに、図1に示すように、FRCROM5A~5Dには、フレーム選択回路6A
 □ ~6D及び7A~7Dがそれぞれ接続されている。フレーム選択回路6A~6D及び
 □ 7A~7Dは、表示制御回路9の制御の下、一連の画像フレームについて、FRCR
 □ OM5A~5Dにおいて選択された階調パターンを順次出力させることにより、FR
 □ C (フレームレートコントロール) 変調を行う。

図10に、ドライバIC20において、RAM3、階調パターン選択ROM4A~4D、FRCROM5A~5D、フレーム選択回路6A~6D、7A~7D及び表示制御回路9の接続関係を模式的に示す。

表示制御回路 9 は、アドレス信号AD 3_{12} ~AD 0_{12} を、フレーム選択回路 6 A、 7 Aに出力する。アドレス信号AD 3_{12} ~AD 0_{12} は、図 1 1 に示すように、フレーム期間を経過するたびに更新されるフレーム番号を示し、1 2 フレーム周期で繰り返すようになっている。

また表示制御回路 9 は、アドレス信号 $AD 3_{11} \sim AD 0_{11}$ を、フレーム選択回路 25 6 B、7 Bに出力する。アドレス信号 $AD 3_{11} \sim AD 0_{11}$ は、図 1 1 に示すように、フレーム期間を経過するたびに更新されるフレーム番号を示し、1 1 フレーム周期で

繰り返すようになっている。

5

TU

20

また表示制御回路 9 は、アドレス信号 $AD 3_{10} \sim AD 0_{10}$ を、フレーム選択回路 6 C、7 Cに出力する。アドレス信号 $AD 3_{10} \sim AD 0_{10}$ は、図1 1 に示すように、フレーム期間を経過するたびに更新されるフレーム番号を示し、1 0 フレーム周期で繰り返すようになっている。

さらに表示制御回路 9 は、アドレス信号 $AD 3_7 \sim AD 0_7$ を、フレーム選択回路 6 D、7 Dに出力する。アドレス信号 $AD 3_7 \sim AD 0_7$ は、図 1 1 に示すように、フレーム期間を経過するたびに更新されるフレーム番号を示し、7 フレーム周期で繰り返すようになっている。

間 階調パターン選択ROM4A~4Dは、図8に示すように、5ビットの階調データ に基く階調に応じて、FRCROM5A~5Dに記憶されている複数の階調パターン 即 の中から1つの階調パターンを選択するための階調パターン選択信号を出力する。

15 図12に、FRCROM、フレーム選択回路及び表示制御回路の接続関係を模式的 に示す。

FRCROM5Aは、階調パターン選択ROM4Aから出力された階調パターン選択信号により選択された階調パターンの中から、フレーム選択回路6A又は7Aにより指定されたフレーム番号に応じて、表示オン又は表示オフを示す階調パターンをデコード出力する。

FRCROM5Bは、階調パターン選択ROM4Bから出力された階調パターン選択信号により選択された階調パターンの中から、フレーム選択回路6B又は7Bにより指定されたフレーム番号に応じて、表示オン又は表示オフを示す階調パターンをデコード出力する。

25 FRCROM 5 Cは、階調パターン選択ROM 4 Cから出力された階調パターン選択信号により選択された階調パターンの中から、フレーム選択回路 6 C又は 7 Cによ

り指定されたフレーム番号に応じて、表示オン又は表示オフを示す階調パターンをデ コード出力する。

FRCROM5Dは、階調パターン選択ROM4Dから出力された階調パターン選択信号により選択された階調パターンの中から、フレーム選択回路6D又は7Dにより指定されたフレーム番号に応じて、表示オン又は表示オフを示す階調パターンをデコード出力する。

5

20

FRCROM 5 A~5 Dに入力され、各フレームをそれぞれ特定するための制御信号G11~G0 (制御信号G15~G12 は未使用)のうち、制御信号G11~G8、G3~G0 はフレーム選択回路 6 A~6 Dにおいて生成される。また制御信号G15 ~G12、G7~G4 はフレーム選択回路 7 A~7 Dにおいて生成される。

このように、各々のFRCROMに対応するフレーム選択回路を2つの部分に分け たのは、フレーム選択回路にはトランスファーゲートやNAND回路等を構成する高 速で面積の大きいトランジスタが複数含まれているので、これらのトランジスタを一 カ所に集めるとその部分の面積が増大してしまい、レイアウトが困難になるからであ る。

特にFRCROMに制御信号を出力するフレーム選択回路に比べて該FRCROMに関係の表子数が少ない場合、フレーム選択回路のレイアウト(配置)形状が、ドライバIC20の短辺方向に大きくなってレイアウト効率が低下してしまう。したがって、フレーム選択回路を分割することにより、ドライバIC20の長辺方向に長くなっても、その短辺方向の長さを小さくすることができるので、レイアウト効率を向上させることができる。

次に、フレーム選択回路、階調パターン選択回路及びFRCROMについて説明する。

フレーム選択回路 6 Aは、図 1 3 に示すように、表示制御回路 9 からのアドレス信 25 号AD 3_{12} ~AD 0_{12} から、制御信号G 1 1 ~G 8 、G 3 ~G 0 を生成する。制御信号G 1 1 ~G 8 、G 3 ~G 0 は、FRCROM 5 Aに対して出力される。フレーム

選択回路 6 Aは、例えばアドレス信号AD 3_{12} ~AD 0_{12} がフレーム 1 を表しているとき(AD 3_{12} ~AD 0_{12} =「0 0 0 0 」)は、制御信号G 0 がアクティブ(論理レベル「L」)で、制御信号G 1 1 ~G 1 8、G 1 ~G 1 ~G

5

25

ここでは、フレーム選択回路 6 Aについて説明するが、フレーム選択回路 6 B \sim 6 10 \bowtie D、7 A \sim 7 Dについても同様に構成することができるため、説明を省略する。

□ 階調パターン選択ROM4A~4Dの各々と、それに対応するFRCROM5A~ □ 5 Dの各々とを、1つのROMとして構成しても良い。

□ 図14に、階調パターン選択ROM4A~4Dの各々と、それに対応するFRCR □ OM5A~5Dの各々とを、1つのROMとして構成した構成例を示す。

15 Cのような構成のROMは、複数のコモン電極を同時選択するマルチライン駆動法 (Multi Line Selection: MLS) により複数ライン分の階調パターンを出力する場合、当該複数のコモン電極に対応する複数のセグメント電極のうち奇数ライン用及び 偶数ライン用として共用化するため、2つ1組で設けられる。例えば階調パターン選 択ROM4Aと、これに対応するFRCROM5Aとが1つのROMとして構成され た場合、図14に示した構成のROMを2つ含むように構成される。

図14に示す複数のトランジスタの内の所定のものは、ソースとドレインとの間が アルミ配線でショートされており、これによってデータを変換するために用いるアル ゴリズムを記憶している。

下側のトランジスタ群は、RAM3から供給される5ビットの階調データに基いて 階調パターンを選択するための階調パターン選択ROM(デコーダ)を構成し、5ビットの階調データに応じて上側のトランジスタ群に対して(広義の)階調パターン選 択信号を供給する。上側のトランジスタ群は、図7に示す階調パターンD-1、D-2、D-3、・・・を表している。例えば、階調データ($M4\sim M0= \lceil 000111 \rfloor$ が入力された場合には、最も左側のトランジスタ列によって表される階調パターンD-1が選択される。このとき、最も左側のトランジスタ列のうち、制御信号G0がゲートに接続されるトランジスタのソースに印加される(広義の)階調パターン選択信号が、接地電位(プリチャージ電位)となる。

上側のトランジスタ群のゲートには、制御信号G0~G11が印加される。階調パターンD-1を表す最も左側のトランジスタ列において、1番目の制御信号G0に対応するトランジスタと7番目の制御信号G6に対応するトランジスタにおいて、ソー スとドレインとの間がショートされている。制御信号G0~G11の内の1つを順次 論理レベル「L」にして他を論理ベル「H」にすることにより、図7に示す階調パタ ーンD-1の最上列に示されているドットが順次出力される。同様にして、他の階調 パターンA~Cに対応するトランジスタ群を含むROMを設けることにより、図8及 び図9に示す32階調を表現することができる。

15 型 図1において、図14のような構成のROMから出力された奇数ライン及び偶数ラ 買 インの出力は、LCDインターフェース8に入力される。

図15に、LCDインターフェース8の構成の一例を示す。

5

ĵIJ

25

ここでは、4ライン同時選択のMLSにより駆動される1セグメント出力当たりの構成を示している。

20 LCDインターフェース(広義には、駆動信号出力回路) 8は、ラッチ回路100 A~100D、MLSデコーダ110、ラッチ回路120A~120E、ドライバロ ジック130、レベルシフタ(LS)140A~140E、セグメント電極駆動回路 150を含む。

ラッチ回路 1 0 0 A は、F R C R O M 5 A ~ 5 D からの奇数ラインのうち、M L S により同時選択される 4 ラインのコモン電極に対応した第 1 ライン(1 ライン目)の 出力がラッチされる。ラッチ回路 1 0 0 C は、F R C R O M 5 A ~ 5 D からの奇数ラ

インのうち、MLSにより同時選択される4ラインのコモン電極に対応した第3ライン(3ライン目)の出力がラッチされる。ラッチ回路100Bは、FRCROM5A~5Dからの偶数ラインのうち、MLSにより同時選択される4ラインのコモン電極に対応した第2ライン(2ライン目)の出力がラッチされる。ラッチ回路100Dは、FRCROM5A~5Dからの奇数ラインのうち、MLSにより同時選択される4ラインのコモン電極に対応した第4ライン(4ライン目)の出力がラッチされる。

5

N

fU

25

MLSデコーダ110は、同時選択されるコモン電極4ライン分の走査パターンにより規定される直交関数を用いて、セグメント電極4ライン分(上述の第1~第4ライン)の表示パターンに対し、予めMLS演算を行い、その演算結果を、フィールド10 単位でデコード出力する。このデコード出力は、セグメント電極に供給する電圧を選盟、おする選択信号として出力される。この選択信号は、4ライン同時選択の場合、5値の電圧(V3、V2、VC、MV2、MV3)のいずれか1つを選択する。

MLSデコーダ110から出力されたデコード出力は、ラッチ回路120A~12 0Eでラッチされた後、ドライバロジック130に入力される。

15 ドライバロジック130では、極性反転タイミング等にしたがって、選択信号の論理演算が行われる。ドライバロジック130の出力は、レベルシフト回路140A~140Eにより電圧レベルが変換された後、セグメント電極駆動回路150に入力される。セグメント電極駆動回路150は、レベルシフト回路140A~140Eに基づいて、電圧V3、V2、VC、MV2、MV3のいずれかの電圧を、セグメント出20 力端子を介し、LCDパネル30のセグメント電極に出力する。

以上のような構成により、ドライバIC20は、MPU10からの各色4ビットの画像データを変換した各色5ビットの階調データに基いて、互いに異なるフレーム周期の複数の階調パターンの中から1つの階調パターンを選択し、例えばMLSにより、セグメント電極にLCDパネル(広義には、表示パネル)30を駆動するための駆動信号を出力することができる。

このようなドライバIC20は、互いに交差する複数のコモン電極と複数のセグメ

ント電極とにより特定される画素を含むLCDパネル30が実装される基板上に設 けることができる。またLCDパネル30のコモン電極を駆動する走査ドライバIC も、当該基板上に設けるようにしてもよい。

また図16に示すように、互いに交差する複数のコモン電極と複数のセグメント電 極とにより特定される画素を含む表示パネル200がガラス基板上に形成されてい る場合に、該ガラス基板上に、ドライバIC20と同様の機能を有する本実施形態に おける表示駆動回路210をIC化することなく直接形成するようにしてもよい。こ の際、表示パネル200のコモン電極を、表示パネル200の外部から走査ドライバ ICで駆動するように構成してもよいし、表示パネル200のコモン電極を駆動する 走査ドライバ220を、直接該ガラス基板上に形成するようにしてもよい。

5

10

F

ru

なお本発明は、上記実施形態で説明したものに限らず、種々の変形実施が可能であ る。

FY I'V III. MY B.H. MY 以上述べた様に、本実施形態によれば、LCD等を駆動して複数の階調でカラー表 示を行う際に、表示可能な色調の種類を拡大し、表示される色の選択の自由度を増す ことができる。

What is claimed is:

1. 連続的に入力される画像表示用のデータを順次記憶するRAMと、

各々が、前記RAMに記憶されているデータに基づいて複数の階調パターンの中から1つの階調パターンを選択する複数の階調パターン選択回路と、

前記複数の階調パターン選択回路に対応して設けられ、一連の画像フレームについて、前記複数の階調パターン選択回路において選択された階調パターンを順次出力させる複数のフレーム選択回路と、

を含むことを特徴とする表示駆動回路。

10

5

2. 請求項1において、

各色の階調をN(Nは2以上の整数)ビットで表すデータを入力し、設定されたコローマンドに基いて、各色の階調をM(Mは整数で、M>N)ビットで表すデータに変換して前記RAMに供給する画像データ変換回路をさらに含むことを特徴とする表示 駆動回路。

3. 請求項1において、

前記複数の階調パターン選択回路の各々が、

前記RAMに記憶されているデータに基いて階調パターン選択信号を出力する選20 択ROMと、

前記階調パターン選択信号に従って複数の階調パターンの中から1つの階調パターンを選択すると共に、対応するフレーム選択回路から出力される制御信号に従って前記階調パターンを用いてFRC(フレームレートコントロール)変調を行うFRCROMと、

25 を含むことを特徴とする表示駆動回路。

4. 請求項2において、

前記複数の階調パターン選択回路の各々が、

前記RAMに記憶されているデータに基いて階調パターン選択信号を出力する選択ROMと、

5 前記階調パターン選択信号に従って複数の階調パターンの中から1つの階調パターンを選択すると共に、対応するフレーム選択回路から出力される制御信号に従って前記階調パターンを用いてFRC(フレームレートコントロール)変調を行うFRCROMと、

を含むことを特徴とする表示駆動回路。

다 15 텔 5. 請求項1において、

前記複数のフレーム選択回路の各々が、複数の部分に分割されてそれぞれの階調パターン選択回路の両側に配置されていることを特徴とする表示駆動回路。

6. 連続的に入力される画像表示用のデータを順次記憶するRAMと、

□ 互いに異なるフレーム周期の複数の階調パターンを記憶し、前記RAMに記憶され □ たデータを用いて複数の階調パターンの中から1つの階調パターンを選択する複数 のFRCROMと、

前記複数のFRCROMにより選択された階調パターンそれぞれを、フレームごと に順次出力させる複数のフレーム選択回路と、

を含み、

表示部を駆動するための駆動信号が、

前記複数のFRCROMから出力された階調パターンに基づいて出力されることを特徴とする表示駆動回路。

7. 請求項6において、

25

前記複数のフレーム選択回路の各々は、

10

- 5 前記Mビットの階調に基づいて選択された階調パターンを、フレームごとに順次出力させることを特徴とする表示駆動回路。
 - 8. 請求項1記載の表示駆動回路と、 選択された階調パターンに基いて生成された駆動信号を出力する端子と、 を含むことを特徴とする半導体集積回路。
 - 9. 請求項2記載の表示駆動回路と、
選択された階調パターンに基いて生成された駆動信号を出力する端子と、

を含むことを特徴とする半導体集積回路。

- 20 11. 請求項4記載の表示駆動回路と、
 選択された階調パターンに基いて生成された駆動信号を出力する端子と、
 を含むことを特徴とする半導体集積回路。
 - 12. 請求項5記載の表示駆動回路と、
- 25 選択された階調パターンに基いて生成された駆動信号を出力する端子と、 を含むことを特徴とする半導体集積回路。

13. 請求項6記載の表示駆動回路と、

選択された階調パターンに基いて生成された駆動信号を出力する端子と、

を含むことを特徴とする半導体集積回路。

5

互いに交差する複数のコモン電極と複数のセグメント電極とにより特定さ 14. れる画素と、

前記セグメント電極を駆動する請求項1記載の表示駆動回路と、

を含むことを特徴とする表示パネル。

10

互いに交差する複数のコモン電極と複数のセグメント電極とにより特定さ 15. れる画素と、

前記セグメント電極を駆動する請求項2記載の表示駆動回路と、

を含むことを特徴とする表示パネル。

15 N

īŲ

IT

16. 互いに交差する複数のコモン電極と複数のセグメント電極とにより特定さ 厚れる画素と、

前記セグメント電極を駆動する請求項3記載の表示駆動回路と、

を含むことを特徴とする表示パネル。

20

互いに交差する複数のコモン電極と複数のセグメント電極とにより特定さ 17. れる画素と、

前記セグメント電極を駆動する請求項4記載の表示駆動回路と、

を含むことを特徴とする表示パネル。

25

互いに交差する複数のコモン電極と複数のセグメント電極とにより特定さ 18.

20

れる画素と、

前記セグメント電極を駆動する請求項5記載の表示駆動回路と、 を含むことを特徴とする表示パネル。

5 19. 互いに交差する複数のコモン電極と複数のセグメント電極とにより特定される画素と、

前記セグメント電極を駆動する請求項6記載の表示駆動回路と、 を含むことを特徴とする表示パネル。


20. 少なくとも2種類のフレーム周期の複数の階調パターンの中から、画像表 示用のデータに基いて1つの階調パターンを選択してフレームごとに出力し、

該階調パターンに基いて、表示部を駆動するための駆動信号を出力することを特徴 とする表示駆動方法。

21. 請求項20において、

□ N(Nは2以上の整数)ビットの階調に対応して、任意に設定可能なM(Mは整数□ □ で、M>N)ビットの階調に変換し、

少なくとも2種類のフレーム周期の複数の階調パターンの中から、前記Mビットの 階調に基づいて1つの階調パターンを選択してフレームごとに出力することを特徴 とする表示駆動方法。 5



複数の階調でカラー表示を行う際に、表示可能な色調の種類を拡大し、表示される色の選択の自由度を増すことのできる表示駆動回路、半導体集積回路、表示パネル及び表示駆動方法を提供する。画像表示用のデータを順次記憶するRAMと、複数の階調パターン選択回路であって、各々が、RAMに記憶されているデータに基いて複数の階調パターンの中から1つの階調パターンを選択する、複数の階調パターン選択回路と、複数のフレーム選択回路であって、一連の画像フレームについて、複数の階調パターン選択回路において選択された階調パターンを順次出力させる複数のフレーム選択回路とを具備する。